內(nèi)存技術(shù)自上世紀90年代以來經(jīng)歷了翻天覆地的變化。最早期的SDRAM(同步動態(tài)隨機存取存儲器)采用單倍數(shù)據(jù)速率傳輸，每個時鐘周期只在上升沿傳輸一次數(shù)據(jù)，最高頻率僅133MHz。其核心頻率與I/O頻率一致，沒有預取功能。

DDR(雙倍數(shù)據(jù)速率)技術(shù)的誕生是內(nèi)存發(fā)展史上的里程碑。DDR在時鐘的上升沿和下降沿都傳輸數(shù)據(jù)，相當于在不提高核心頻率的情況下將帶寬翻倍。從DDR1到DDR5，每一代的核心技術(shù)演進都圍繞預取(Prefetch)機制展開：DDR為2n預取，DDR2為4n，DDR3為8n。預取位數(shù)每翻一番，相同核心頻率下IO頻率就能翻倍。

然而DDR4并未簡單將預取提升至16n，因為16n預取與CPU的64字節(jié)緩存行大小、BL8突發(fā)長度存在矛盾。DDR4的解決方案是引入Bank Group(存儲組)概念——通過兩個不同Bank Group各自完成8n預取再拼湊出16n的效果，既提升速度又保持了對緩存行大小的兼容。

到了DDR5，變革更為激進：除了進一步提升頻率，還引入了雙通道子通道架構(gòu)、PMIC上條、片上ECC、BL16突發(fā)長度等一系列全新設(shè)計。數(shù)據(jù)傳輸速率從DDR4最高3200 MT/s提升至DDR5起步4800 MT/s、最高8400 MT/s。每一代內(nèi)存的插槽引腳數(shù)量和缺口位置也各不相同：DDR1/2/3均為184/240引腳，DDR4為284引腳，DDR5為288引腳，互不兼容。